Engineer's Journal

本サイトにはプロモーションが含まれます

Symposia on VLSI 2017

今年は京都開催の年でしたね。


修学旅行を含め、観光で何度か行ったことがありますが、歩道が広いしアーケードは活気があるし、いい街だと思うんですけどあの観光客まみれなところがいまいち好きになれないんですよね。お前も観光客のくせに何言ってんだって我ながら思いますねw

さて、個人的見どころはやっぱりアナログ・AD系セッションですが、ADのセッションが4つもありましたね。年初にあったISSCC2017では”Hybrid ADC”とひとくくりにされていたところ、

ΔΣ Modulators
Pipelined ADCs
SAR ADCs
High Speed ADCs

となっていました。まぁ、プログラムを見るに内訳はほぼSARベースのHybrid ADCな感は否めませんがw

発表件数は、4セッションですが4~5件/セッションなので、合計20件弱でしょうか。

20nm前後の、日本で作れるのかどうかわからない超微細プロセスでのADCなので当然アンプの少ないΔΣ/SARがベースになるのですが、微細素子でアナログ回路を開発し続けているICベンダーなんかは「究極的にはSARに収束する」みたいなことを言っているようですし、ΔΣもゆくゆくはなくなっていくのでしょうか。とりあえず論文が見られるようになったらチェックしてみようと思います。